扫描下方二维码关注公众号：

关闭

×

作业辅导
扫码关注
论文指导
轻松解决学习难题!

成都开放大学计算机组成原理期末考试试卷与参考答案

计算机组成原理期末复习笔记

目录

1. 课程概述

2. 核心知识点梳理

3. 常见题型分析与解题技巧

4. 难点解析

5. 复习建议

6. 模拟试题与参考答案（示例）

1. 课程概述

1.1 课程目标

计算机组成原理是计算机科学与技术专业的核心课程，旨在帮助学生理解计算机硬件系统的底层工作原理，包括数据表示、运算方法、存储系统、指令系统、CPU结构、总线与输入输出等模块。通过本课程的学习，学生应具备以下能力：

- 掌握计算机各部件的组成与功能；

- 理解指令执行流程与硬件协同机制；

- 分析计算机系统性能优化的策略；

- 设计简单的计算机硬件模块（如ALU、Cache等）。

1.2 考试形式

- 题型分布：选择题（30%）、填空题（20%）、简答题（30%）、综合分析题（20%）。

- 考试范围：教材第1-8章，重点章节为第3章（运算方法）、第5章（存储系统）、第6章（CPU结构）、第7章（指令系统）。

- 考试时长：120分钟，满分100分。

2. 核心知识点梳理

2.1 计算机系统概述

- 冯·诺依曼体系结构：程序存储原理，由运算器、控制器、存储器、输入设备、输出设备五大部件组成。

- 计算机性能指标：时钟周期、MIPS（每秒百万条指令数）、CPI（每条指令周期数）、吞吐量与响应时间。

2.2 数据表示

- 数制转换：二进制、八进制、十进制、十六进制之间的转换。

- 定点数与浮点数：

- 定点数：原码、反码、补码、移码的表示方法及运算规则。

- 浮点数：IEEE 754标准，阶码移码表示，尾数规格化处理。

- 字符编码：ASCII码、Unicode、UTF-8编码规则。

- 校验码：奇偶校验码、海明码、CRC循环冗余校验。

2.3 运算方法

- 补码加减法：溢出判断（双符号位法、单符号位法）。

- 定点乘除法：

- 乘法：原码一位乘法、补码 Booth 算法；

- 除法：原码加减交替法、补码非恢复余数法。

- 浮点运算：对阶、尾数运算、规格化、舍入处理。

- 运算器结构：ALU（算术逻辑单元）、寄存器组、状态标志位。

2.4 存储系统

- 存储层次结构：Cache-主存-辅存三级存储体系。

- 主存：

- 半导体存储器：SRAM、DRAM的读写时序；

- 主存扩展：地址线、数据线、读写控制线的连接方式。

- Cache：

- 映射方式：直接映射、组相联、全相联；

- 替换算法：随机替换、LRU、FIFO；

- 缓存一致性协议（如MESI协议）。

- 虚拟存储：页表、段表、TLB（转换后备缓冲器）、缺页中断处理。

2.5 指令系统

- 指令格式：定长指令、变长指令，操作码与地址码的划分。

- 寻址方式：立即数寻址、直接寻址、间接寻址、寄存器寻址、基址/变址寻址、相对寻址等。

- 指令执行流程：取指、译码、执行、访存、写回阶段。

2.6 CPU结构

- 控制器设计：

- 硬布线控制器与微程序控制器的区别；

- 微指令格式（水平型、垂直型）。

- CPU时序系统：同步时序、异步时序，时钟周期与机器周期的关系。

- 指令流水线：

- 流水线冲突类型：结构冲突、数据冲突、控制冲突；

- 流水线优化：前段流水、后段流水、分支预测。

- RISC与CISC架构：指令集复杂度、硬件复杂度、执行效率对比。

2.7 总线系统

- 总线仲裁：集中式仲裁（计数器定时查询、独立请求）、分布式仲裁。

- 总线标准：PCIe、USB、ISA的特性与应用场景。

- 总线通信协议：同步通信、异步通信，时序图分析。

2.8 输入输出系统

- I/O接口功能：数据缓冲、状态控制、中断处理。

- 中断机制：中断响应流程、中断屏蔽、中断优先级。

- DMA传输：DMA控制器工作原理，与程序查询、中断方式的对比。

3. 常见题型分析与解题技巧

3.1 选择题

- 高频考点：

- 数据表示：补码运算、溢出判断；

- 存储系统：Cache命中率计算、主存容量扩展；

- 指令系统：寻址方式、指令执行周期；

- 流水线：冲突类型、流水线效率计算。

- 解题技巧：

- 注意题干中的关键参数（如字长、存储单元数量）；

- 对于运算题，先画出数制转换或补码运算步骤；

- 流水线效率公式：\( \text{加速比} = \frac{n}{1 + \text{冲突次数}} \)，\( \text{效率} = \frac{\text{加速比}}{n} \)。

3.2 填空题

- 高频考点：

- 存储器容量计算（如 \( 2^{10} \) 字节=1KB）；

- 浮点数IEEE 754编码；

- 总线带宽计算（\( \text{带宽} = \text{数据位数} \times \text{时钟频率} \)）；

- 指令周期与CPU时钟周期的关系。

- 解题技巧：

- 熟记公式与单位换算；

- 对于编码题，分步骤计算阶码和尾数；

- 总线题目需明确数据位宽与时钟频率。

3.3 简答题

- 高频考点：

- 冯·诺依曼体系结构的优缺点；

- 浮点数规格化的意义；

- Cache的写策略（Write-Through、Write-Back）；

- 流水线冲突的解决方法；

- RISC与CISC的区别。

- 解题技巧：

- 使用教材中的定义与对比分析；

- 结合实例说明（如用具体指令说明流水线数据冲突）；

- 注意术语的准确性（如区分“直接映射”与“组相联映射”）。

3.4 综合分析题

- 高频考点：

- CPU流水线设计与性能分析；

- 主存与Cache的地址映射；

- 微程序控制器的设计；

- 总线时序图分析。

- 解题技巧：

- 画图辅助（如流水线阶段划分、Cache块分配示意图）；

- 分步骤推导（如详细写出地址计算过程）；

- 结合实验内容（如Verilog实现简单ALU）。

4. 难点解析

4.1 浮点数运算

问题：如何快速判断浮点数是否规格化？

解析：

- IEEE 754标准下，规格化数的尾数部分应满足 \( 1 \leq |M| < 2 \)，即最高有效位为1；

- 若尾数为0，则为非规格化数；

- 规格化操作需调整阶码并左移尾数，例如：

\( 0.0101 \times 2^3 \) → 左移两位 → \( 1.0100 \times 2^1 \)。

4.2 流水线冲突

问题：如何处理流水线中的控制冲突？

解析：

- 分支指令冲突：采用静态分支预测（假设分支不发生）或动态分支预测（如分支目标缓冲器）；

- 数据冲突：通过指令重排序（如编译器优化）